©www.fpga-cpld.ru 2007-2012. Все права защищены. При копировании материалов ссылка на сайт www.fpga-cpld.ru обязательна.
| | | | | | | |
стр. - - - - - -7- - - - - - - - -
Эти файлы и подключаются к или .
Нажимаем на кнопку Generate и ожидаем окончания процесса создания VHDL кода для ФНЧ. Ниже представлено содержимое папки hdlsrc, в которой находятся сгенерированный файл для ФНЧ в формате VHDL (Hlp.vhd) и файл тестовых воздействий (Hlp_tb.vhd):
Самый простой способ формирования VHDL кода фильтра низких частот (ФНЧ) для семейств или , заключается в настройке вкладок Filter Architecture, Global Setting и Test Bench:
Запускается следующее окно Generate HDL ……:
Для этого нажимаем кнопку Generatе HDL … на вкладке Code Generation в графической оболочке программы
Теперь рассмотрим этап создания VHDL кода ФНЧ с помощью пакета математического ориентированного программирования Matlab & Simulink.
Создание VHDL кода фильтра низких частот (ФНЧ) с помощью пакета математического ориентированного программирования Matlab & Simulink для семейств САПР Xilinx ISE 10.1i или САПР Xilinx ISE 13.3.
стр. - - - - - -7- - - - - - - - -
ПРОГРАММИРОВАНИЕ
ПЛИС - Программируемые Логические Интегральные Схемы
Комментариев нет:
Отправить комментарий